HBM의 역설: 늘릴수록 줄어드는 '캐파 잠식' 🚀

AI 슈퍼사이클의 이면에 숨겨진 공급의 함정 중 하나는 바로 '역 스케일링(Reverse Scaling)'입니다. 교보증권이 지난 11일 발표한 보고서에 따르면, HBM은 일반 D램 대비 칩 사이즈가 크고 수율이 낮아 동일한 용량(Bit)을 생산하는 데 일반 D램보다 3~4배 더 많은 웨이퍼를 소모합니다. 이는 HBM 생산 비중이 높아질수록 전체 D램 공급 여력이 오히려 급감하는 구조를 야기합니다. 보고서는 2027년 말 주요 메모리 업체의 전체 웨이퍼 캐파 중 HBM이 차지하는 비중이 35%까지 확대될 것으로 전망했습니다. 이는 HBM 생산 증대가 전체 메모리 공급량 확대로 이어지는 것이 아니라, 오히려 범용 D램의 공급을 옥죄는 '공급의 블랙홀' 역할을 하고 있음을 시사합니다.

클린룸 공간 부족과 2028년까지의 '롱 쇼티지' 📦

물리적인 생산 공간의 제약 또한 간과할 수 없는 변수입니다. 팬데믹 이후의 보수적인 투자 기조로 인해 삼성전자의 P5, SK하이닉스의 M15X 등 차세대 팹(Fab) 건설 일정이 당초 계획보다 지연되었습니다. 이로 인해 최첨단 공정을 가동할 수 있는 클린룸 공간 자체가 부족한 상황입니다. 여기에 전력 인프라 확충 지연까지 겹치면서, 공급 능력이 과거의 반도체 사이클보다 현저히 느리게 반응하고 있습니다. 이러한 구조적인 공급 제약은 제품 가격의 강력한 하방 경직성(Sticky Price)을 형성하며, 과거처럼 급등 후 급락하는 전형적인 사이클과는 다른 양상을 보일 것으로 전망됩니다. 최근 인텔의 립부탄 최고경영자(CEO)는 칩 부족 현상이 2028년까지 지속될 것이라고 경고한 바 있어, 이러한 공급난은 장기화될 가능성이 높습니다.

CoWoS 관문과 HBM4의 '플랫폼 종속' 🔗

AI 가속기 공급망에서 가장 빈번하게 언급되는 병목 구간은 바로 TSMC의 CoWoS(Chip-on-Wafer-on-Substrate)와 같은 첨단 패키징 기술입니다. 엔비디아의 젠슨 황 CEO 역시 블랙웰(Blackwell) 제품을 "TSMC가 만들 수 있는 만큼 빠르게 판매하고 있다"고 언급하며, 생산 과정에서 패키징 용량의 제약이 병목으로 작용해왔음을 시사했습니다. HBM은 단품으로 존재할 때보다 GPU와 함께 2.5D 패키징을 거쳐 완제품으로 탄생했을 때 비로소 그 가치가 제대로 증명됩니다.

특히 HBM4 세대부터는 베이스 다이에 로직 공정이 적용되는 '커스텀 HBM'의 비중이 커지면서, 메모리 제조사들이 독자적으로 공급량을 결정하기가 더욱 어려워졌습니다. 엔비디아의 플랫폼 검증(Validation) 일정과 TSMC의 패키징 배정 구조에 완벽하게 연동되어야만 출하가 가능한 구조이기 때문입니다. 시장조사업체 트렌드포스는 올해 2분기를 HBM4의 주요 검증 분기로 지목하며, 이 '바늘구멍'을 먼저 통과하는 업체가 사실상 시장 점유율을 독식할 것으로 전망하고 있습니다.

'만드는 능력'보다 '풀어내는 능력'의 싸움 🏆

결론적으로 HBM4 시대의 승부는 단순히 얼마나 많은 웨이퍼를 투입하느냐의 문제가 아닙니다. '역 스케일링'에 따른 캐파 잠식을 효율적으로 관리하고, 제한된 클린룸 공간 내에서 수율을 안정화하며, 무엇보다 엔비디아와 TSMC가 쥐고 있는 패키징 슬롯을 얼마나 성공적으로 확보하느냐가 복합적으로 작용할 것입니다. HBM은 단일 공정 경쟁이 아닌, 설계·전공정·적층·패키징·플랫폼 검증에 이르는 다층 구조 속에서 움직이며, 이 중 어느 한 단계라도 지연되면 전체 출하 일정이 늦춰지는 구조입니다.

업계에서는 이를 두고 "HBM은 만드는 산업이 아니라 풀어내는 산업"이라는 표현까지 나옵니다. 즉, 생산 능력 자체보다 공급망 내에서 병목 현상을 효과적으로 해결하고 통과시키는 능력이 시장 점유율을 좌우할 수 있다는 의미입니다. 따라서 삼성전자와 SK하이닉스의 HBM 점유율 경쟁은 단순한 생산량 숫자를 넘어, 제한된 자원을 어떻게 배분받고 필수적인 검증 절차를 통과하느냐의 문제로 귀결될 가능성이 높습니다. 폭발적인 수요에도 불구하고 공급이 생각만큼 속도를 내지 못하는 배경에는 이러한 복합적인 구조적 제약이 자리하고 있습니다.